半导体封测行业研究（周期底部,复苏可期）

2.3 Chiplet 催化先进封装升级，国内厂商积极布局

2.2 “HPC IoT”解决方案，Chiplet 市场前景广阔

高性能计算持续增长，人工智能融合助力发展。后疫情时代，远程工作和在线学习模式成为常态，全球网络生成和通信的实时数据量呈指数级增长，对更高计算能力和更少延迟的需求大幅增加。更多的行业将需要芯片互联架构与高速网络，通过高速处理数据和执行复杂计算来解决性能密集型问题，HPC 市场将持续扩张。据TrendForce 预测，2021年-2027E全球 HPC 市场规模将从 368 亿美元增长至 568 亿美元，CAGR 为7.5%。同时，预计到2025年，将有超过 85%的企业采用云优先原则，超过 95%的新数字工作负载将部署在云本地平台上。据 Wind 数据显示，2021-2023E，全球云计算市场规模预计从4,126 亿美元涨至5,918亿美元，CAGR 为 19.76%。

Chiplet 是依托高级封装技术实现芯片性能提升、成本可控的高效架构设计模式。目前主流系统级 SoC 方案是在单芯片（monolithic）方案集成具有特定功能的IP核，Chiplet方案在设计上延续 SoC 的异构集成概念，融合空间维度以合适的工艺节点将IP核切分为可模块化组装的小裸片（die），并通过先进封装技术（比如 3D 堆叠、扇形封装、微间距焊线技术等）实现系统级封装。

3.3 伟测科技：第三方集成电路测试领军企业，深度布局高端芯片测试

1.4 先进封装延续摩尔定律，龙头厂商加快布局

中国大陆封测市场目前主要以传统封装业务为主，随着国内领先厂商不断通过海内外并购及研发投入，先进封装业务快速发展。经过多年的技术创新和市场积累，内资企业产品已由 DIP、SOP、SOT、QFP 等产品向 QFN/DFN、BGA、CSP、FC、TSV、LGA、WLP等技术更先进的产品发展，并且在 WLCSP、FC、BGA 和TSV 等技术上取得较为明显的突破，产量与规模不断提升，逐步缩小与外资厂商之间的技术差距，极大地带动我国封装测试行业的发展。据 Frost&Sullivan 预测，2020 年中国大陆先进封装市场规模达到351.3亿元，2025 年将增长至 1,136.6 亿元，2020-2025ECAGR 为 26.47%。据中商产业研究院预测，中国先进封装产值占全球比重有望进一步提高，预计 2022 年将达到16.6%。

专注创新求发展，加速落地先进工艺研发，聚焦关键应用领域，优化产品结构。在5G通信类、HPC、消费类、汽车和工业等重要领域拥有行业领先的先进封装技术（如SiP、WL-CSP、FC、eWLB、PiP、PoP 及 XDFOI?系列等），并实现规模量产。2023 年1 月，公司在其公众号表示，XDFOI Chiplet 高密度多维异构集成系列工艺已按计划进入稳定量产阶段，同步实现国际客户 4nm 节点多芯片系统集成封装产品出货，最大封装体面积约为1500mm2的系统级封装。未来随着先进封装需求上行及行业景气度修复，叠加国内安全自主可控需求趋强，公司凭借自身技术、产品、客户、规模化等优势，有望充分受益。营收增长稳定，盈利能力持续提升。2022Q1-Q3，公司营业收入为247.78 亿元，同比增长 13.05%；归母净利润为 24.52 亿元，同比增长 15.92%。主要受益于公司持续优化产品组合，聚焦高附加值应用，积极布局包括网络通讯、移动终端、高性能计算、车载电子、大数据存储、人工智能与物联网、工业智造等领域，持续提升市场竞争力。同时，采取降本增效措施，部分克服了材料成本、动力成本、运输成本等上涨带来的压力，保持盈利能力的持续提升等。

长电科技是全球第三、中国大陆第一 OSAT 厂商，2021 年全球市占率10.82%。公司提供全方位的芯片成品制造一站式服务，产品、服务和技术覆盖高、中、低各种半导体封测类型，涉及多种半导体产品终端市场应用领域。在韩国、新加坡、中国江阴、滁州、宿迁均设有分工明确、各具技术特色和竞争优势的全球运营中心，客户遍布世界主要地区，涵盖集成电路制造商、无晶圆厂公司及晶圆代工厂。通过高集成度的晶圆级WLP、2.5D/3D、系统级（SiP）封装技术和高性能的 Flip Chip 和引线互联封装技术，业务已涵盖网络通讯、移动终端、高性能计算、车载电子、大数据存储、人工智能与物联网、工业智造等领域。按市场应用领域划分，2022H1 营收结构中通讯、消费、运算、工业及医疗、汽车电子分别占比为36.7%、31.3%、18.4%、10.1%、3.6%。

汽车电子化带动功率 IC、控制芯片、传感器和电源管理芯片的需求增长。纯电动车电子器件成本占比高达 65%，远高于燃油车的 15%，受益于新能源汽车的蓬勃发展，预计汽车电子封装市场规模 2024 年将达到 90 亿美元，年复合增长率为10%。功率IC是电子装置中电能转换与电路控制的核心，广泛应用于工业控制、电力输配、新能源及变频家电等领域。据 Omida 预测，随着全球双碳经济持续发展，将带来更多绿色能源发电、绿色汽车、充电桩、储能等需求，预计 2022 年我国功率 IC 市场规模为 191 亿美元，同比增长4.4%。

（本文仅供参考，不代表我们的任何投资建议。如需使用相关信息，请参阅报告原文。）

精选报告来源：【未来智库】。「链接」

半导体产业具有强周期性特征，目前仍处于下行阶段。2020 年线上经济崛起叠加经济刺激，催化消费电子爆发和汽车电子加速渗透，行业景气度逐步复苏。2022 年受欧洲地缘政治风险升级、美国持续高通胀、全球疫情反复等外部因素影响，全球三大半导体市场需求持续低迷，2022H2 半导体销售额增速逐季下滑。随疫情放开全球经济回暖，5G、数据中心、智能汽车等下游需求持续发展，2023 年有望迎来触底反弹。据台积电预测，2023H1全球半导体供应链库存水位将回落至健康水平，2023H2 市场有望实现复苏。

Chiplet 方案的广泛应用将推动对芯片测试需求增长。相比SoC 封装，Chiplet 架构芯片的制作需要多个裸芯片，单个裸芯片的失效则会导致整个芯片的失效，这要求封测公司进行更多数量的测试以减少失效芯片带来的损失，芯片测试业务有望受益。

1.1 产业链转移释放红利，国内封测迎发展良机

3.2 通富微电：全球先进封测龙头，Chiplet 开启新增长曲线

3.1 长电科技：全球封测龙头，先进封装促新成长

目前国内在先进制程技术上与国际厂商仍存在明显差距，Chiplet 方案为国内芯片制造业提供弯道超车机会。国内芯片厂商可以通过采用 Chiplet 方案来弥补国内先进制程产业链落后的劣势，一定程度上通过先进封装来提升芯片性能。国内领先封测企业顺应趋势，在支持 Chiplet 方案的先进封装布局已初显成果。长电科技 2023 年 1 月宣布，公司 XDFOI Chiplet 高密度多维异构集成系列工艺已按计划进入稳定量产阶段，基于利用有机重布线堆叠中介层涵盖 2D、2.5D、3D Chiplet 集成，同步实现国际客户 4nm 节点多芯片系统集成封装产品出货。通富微电与AMD 密切合作，是AMD的重要封测代工厂，在 Chiplet、WLP、SiP、Fanout、2.5D、3D 堆叠等方面均有布局和储备，现已具备 7nm Chiplet 先进封装技术大规模生产能力。

大陆封测市场规模持续向上突破，已成为我国半导体领域的强势产业。随着我国集成电路国产化进程的加深、下游应用领域的蓬勃发展以及国内封测龙头企业工艺技术的不断进步，国内封测行业市场空间将进一步扩大。根据 Frost & Sullivan 数据，中国大陆封测市场2021-2025E CAGR 约为 7.50%， 2025 年市场规模有望达到3,551.90 亿元，占全球封测市场约为 75.61%。从封测全球格局看，目前中国台湾、中国大陆和美国占据主要市场份额，2021 年前十大 OSAT 厂商中，中国台湾有五家，市占率为40.72%；中国大陆有三家，市占率为 20.08%；美国一家，市占率为 13.5%；新加坡一家，市占率为3.2%。

伟测科技是国内排名前列的第三方集成电路测试服务企业，高端芯片测试国产化替代的重要供应商。公司业务包括晶圆测试、芯片成品测试以及集成电路测试相关的配套服务，测试的晶圆和成品芯片类型涵盖 CPU、MCU 等多个芯片种类。工艺覆盖6nm、7nm、14nm等先进制程，晶圆尺寸上覆盖 6、8、12 英寸等主流产品，在通讯、计算机、汽车电子、消费电子等领域均有所应用。客户涵盖芯片设计公司、封测厂、晶圆厂、IDM，主要包括唯捷创芯、翱捷科技、安陆科技、晶晨股份、紫光晨视、兆易创新、中兴微电子等，2019-2021年客户数量由 106 家增长至 216 家。

高端芯片测试生产效率提高，技术瓶颈持续突破。布局未来发展，2021 年投资无锡伟测半导体科技有限公司集成电路测试产能建设项目 48828 万元和集成电路测试研发中心建设项目 7367 万元，建设行业高端科技项目，重点突破 6-14nm 先进制程芯片、复杂SoC等各类高端芯片测试的技术难点。

期间费用率整体呈优化趋势。2018-2022Q3，销售费用率从1.2%降至0.57%；管理费用率从 4.66%降至 3.25%；财务费用率从 4.74%降至-0.05%，主要系借款减少致利息费用下降。2022Q3，研发费用率为 3.96%，研发费用为 9.8 亿元，同比增长13.98%，主要系公司重视研发，持续加大对先进技术的投入，优化产品结构和供应链，提升核心竞争力。

相比传统 SoC 芯片，Chiplet 方案进一步化繁就简，强化IP 可复用性，有助于降低设计成本和产品开发周期。本质来说，Chiplet 是一种硅片级别的IP 复用，IP 核小芯片化后等同于经过设计和制程优化后生产出的硬件化产品，避免 SoC 方案形成系统级芯片后的软硬件协同验证、后端设计、流片制造、封装测试等必要流程，有效减少设计、验证和生产环节的开发风险和成本。同时 Chiplet 模式下可对芯片的不同单元进行选择性迭代，迭代部分裸芯片后便可制作出下一代产品，大幅缩短产品上市周期。Chiplet 方案在架构设计和封装技术环节上均已具备成熟的技术支撑，是在摩尔定律趋缓背景下的半导体工艺发展方向之一。1）AMD、Intel 相继推出基于Chiplet 方案的第四代高性能服务器 CPU，代表主流厂商在大型系统级芯片的多层布局布线、裸片互联结构等复杂设计问题上实现突破。2）多芯片封装解决方案发展始于1980s，近年SIP、EMIB、3D-IC、异质集成等多芯片封装技术的相继突破，为 Chiplet 方案从技术构想走入现实奠定基础。

1.3 下游新兴应用蓬勃发展，注入长期成长动力

晶方科技是中国大陆首家、全球第二大提供 WLCSP 量产服务的封测服务商。公司封装产品主要有影像传感芯片、环境光感应芯片、医疗电子器件、MEMS、生物身份识别芯片等，广泛应用于消费电子、医学电子、电子标签身份识别、安防设备等领域。掌握多样化的WLCSP量产技术，包括 ThinPac、光学型晶圆级芯片尺寸封装技术、硅通孔晶圆级芯片尺寸封装技术，以及应用于微机电系统、发光电子器件的晶圆级芯片尺寸等封装技术。掌握晶圆级芯片尺寸封装规模量产技术，布局未来发展。具备8 英寸、2 英寸晶圆级芯片尺寸封装技术规模量产封装线，是全球相关服务的主要提供者与技术引领者。同时深化布局未来技术发展，优化完善 8 寸、12 寸晶圆级 TSV 封装工艺，针对产品需求，多管齐下有效提升生产规模。推进车规 STACK 封装工艺的创新开发。加强FAN-OUT封装技术的持续拓展开发。推进系统模块封装、微型光学设计与器件制造技术能力的开发布局和协同整合。

国际 IDM、Fab、OSAT 巨头持续加强相关研发投资力度与产能布建，推出融合多种先进封装技术的系统级方案。目前全球先进封装 Intel、TSMC、Samsung 等国际巨头多家公司均创建起独立的 Chiplet 生态系统，其中 Intel 和台积电已突破超高布线密度的3D混合键合技术，在 Chiplet 先进封装市场处于领先地位。1）台积电先进封装布局具有市场前瞻性，推出的 3D Fabric 平台，搭载前端 3D Silicon Stacking（SoIC）和后端CoWoS 系列、InFO等先进封装技术，目前已形成相对成熟的各层级 2.5D/3D 封装解决方案，以满足高性能计算、移动运算、汽车电子、消费电子等多样化市场需求。2）Intel 于2019 年推出的Co-EMIB方案，融合 2D EMIB 封装和 Foveros 3D 封装技术，利用高密度的互连技术，让芯片在水平和垂直方向上同时获得延展，实现高带宽、低功耗和相当有竞争力的I/O 密度。Intel 凭借混合键合技术（Hybrid Bonding），芯片接口凸点密度未来有望缩减到10μm，凸点数量达到每平方毫米 10000 个。

封测是集成电路产业的后序工艺，已发展成为独立子行业。集成电路产业链包括芯片设计、制造、封装和测试，随着半导体技术日益成熟，各个环节目前已分别发展成独立成熟的子行业。按照芯片产品的生产过程，集成电路设计是集成电路行业的上游，集成电路设计企业提供的产品方案，通过代工方式由晶圆代工厂商、封装厂商和测试厂商完成芯片的制造、封装和测试环节，将芯片成品作为元器件销售给电子设备制造厂商。根据中国半导体行业协会数据，2021 年中国封测业占集成电路产业结构的 26.4%。

2.1 “架构优化 封装升级”双管齐下，Chiplet 方案优势凸显

毛利率维持高位，持续加大研发投入。2019-2022Q3 毛利率持续保持在50%左右，盈利能力良好。期间费用率整体呈优化趋势，2022Q1-Q3 研发费用率、管理费用率、销售费用率、财务费用率分别为 8.7%、5.0%、4.2%、2.2%。2022Q3 研发费用0.47 亿元，同比增长38.2%。加大研发资金投入，优化生产工艺，实现核心技术升级。

封装技术正不断从传统向先进封装演进。全球集成电路封装技术目前共经历五个发展阶段。结合行业内按照封装工艺分类的惯例，封装分为传统封装（第一阶段和第二阶段）及先进封装（第三至第五阶段）。根据技术路径与指标差异，先进封装可细分为中端先进封装（第三阶段中大部分）与高端先进封装（第三阶段中少部分以及第四至第五阶段）。传统封装与先进封装的主要区别包括键合方式由传统的引线键合发展为球状凸点焊接，封装元件概念演变为封装系统，封装对象由单芯片向多芯片发展，由平面封装向立体封装发展。

营收强劲增长，汇兑损失对盈利表现有所扰动。2022Q1-Q3，公司营业收入为153.19亿元，同比增长 36.73%；归母净利润为 4.77 亿元，同比下降32.19%。营收增长主要受益于公司积极调整产品业务结构，加大市场调研与开拓力度，持续服务好大客户。利润下滑主要受财务及研发费用增加所致。其中，汇率波动导致税前汇兑损失3.62 亿元，由此减少税后归母净利润 2.78 亿元。如剔除该非经营性因素的影响，归母净利润为7.55 亿元，同比增加7.4%。

半导体产业链正向中国大陆迁移，亚太地区封测新产能不断扩张。20 世纪70年代半导体产业在美国形成规模，美国一直保持着全球半导体产业第一的地位，而后重心向日本迁移；20 世纪 90 年代到 21 世纪初，半导体产业重心向中国台湾和韩国迁移。目前全球正经历半导体产业链重心转移至中国大陆的第三次迁移，为我国集成电路实现国产替代提供良好机遇。全球封测龙头厂商相继接力扩产，秉持生产基地秉承靠近客户原则，新建扩产项目主要集中在亚洲地区。

全球产品覆盖面最广、技术最全面的封测龙头企业之一。封装类型齐全，包含框架类封装（SOT、SOP、QFN、DFN、LQFP、TO、IPM 等），基板类封装（WBBGA、WBLGA、FCBGA、FCCSP、FCLGA 等）和圆片类封装（Fan-in WLCSP、Fan-out WLCSP、Cupillar bump、Solder bump、Gold bump 等），以及 COG、COF 和 SIP 等。产品种类丰富广泛应用于高性能计算、大数据存储、网络通讯、移动终端、车载电子、人工智能、物联网、工业智造等领域。在高性能计算领域，建成国内顶级 2.5D/3D 封装平台（VISionS）及超大尺寸FCBGA研发平台，完成高层数再布线技术开发，可为客户提供晶圆级和基板级Chiplet 封测解决方案；在存储器领域，多层堆 NAND Flash 及 LPDDR 封装实现稳定量产，同时在国内首家完成基于 TSV 技术的 3DS DRAM 封装开发；在功率器件领域，实现miniDFN2*2 Clip产品以及Cu Wafer 工艺稳定量产；在显示驱动领域，国内首个 AMOLED 驱动ICCOP封装实现量产。

存储芯片应用广泛，市场规模持续增长。存储芯片在全球集成电路市场销售额中占比最高，2021 年占比为 30.9%。据 WSTS 预测， 2023 年全球存储芯片市场规模将达到1,675亿美元，2019-2023E CAGR 为 12.0%。目前，我国存储器国产化率较低，急需发展自主可控的存储器产业链，存储器国产化市场空间巨大。据 WSTS 预测，2023 年国内存储芯片市场规模将达到 6,492 亿元，2019-2023E CAGR 为 5.6%。

毛利率增长趋势放缓，研发费用保持增长态势。2019-2021 年毛利率由39.0%涨至52.3%，基于公司掌握的先进封装相比传统封装，门槛较高，避免同质化严重。2019-2022Q3财务费用率均为负值，主要系借款减少致利息费用下降。2019-2021 年研发费用由1.23亿元增长至1.80 亿元。为了应对手机等消费类电子行业的景气度下降，公司加大研发投资力度，以期改进生产技术，优化工艺，转变盈利结构。

1.2 23H2 行业复苏可期，有望开启新成长

受消费电子市场景气度下行影响，营业收入、归母净利润增长有所扰动。2022Q3营业收入、归母净利润分别为 8.76 亿元、2.21 亿元。2019-2021 年营业收入由5.60亿元增长至14.11 亿元，归母净利润由 1.08 亿元涨至 5.76 亿元，主要受益于传感器产品应用增多，公司所专注的传感器细分市场规模扩大，业务规模与营业能力持续增长。

（报告出品方/作者：浙商证券，蒋高振、褚旭）

完善激励机制，积极调动员工生产力。2021 年 4 月公司发布股权激励计划，预计授予股票数量达 72 万股，占公告日总股本的 0.27%。本次激励计划，以净利润为考核指标、2020年为基准。发布股权激励计划，积极调动员工生产效率，健全完善激励机制，强化可持续发展能力，满足核心人才队伍和公司整体事业的共同进步需求。

Chiplet 设计有利于提高良品率，解决晶体管微缩工艺接近极限和制造费用高企的问题。由于光掩模尺寸限制，传统复杂 SoC 已接近硅单芯片的物理极限，同时先进制程由缺陷密度带来的良率损失会增加，从而导致 SoC 芯片流片费用居高不下。根据WikiChip测算，缺陷密度一定时，小面积裸片良品率相对提升明显，证明 Chiplet 方案将大裸片“切”成小裸片是提升单个晶圆良率的有效途径。AMD 于 ISSCC 2020 重点展示的Gen2 EPYC处理器采用 Chiplet 方案，使用 14nm 成熟制程的 I/O 模块节省固定成本，且相比SoC单芯片方案，内核数越大，芯片复杂程度越高，Chiplet 方案成本优势越明显。

3.4 晶方科技：WLCSP 服务领先企业，汽车CIS 助推新发展

先进封装市场增长显著，为全球封测市场贡献主要增量。随着电子产品进一步朝向小型化与多功能发展，芯片尺寸越来越小，芯片种类越来越多，其中输出入脚数大幅增加，使得3D 封装、扇形封装(FOWLP/PLP)、微间距焊线技术以及系统封装(SiP)等技术的发展成为延续摩尔定律的最佳选择之一，先进封装技术在整个封装市场的占比正在逐步提升。据Yole数据，2020 年先进封装全球市场规模为 304 亿美元，占比为45%；预计2026 年市场规模增至 475 亿美元，占比达 50%，2020-2026E CAGR 约为 7.7%，优于整体封装市场和传统封装市场成长性。

股权激励健全激励机制，利益共享共谋发展。2022 年3 月，公司发布股权激励计划，拟向公司董事、高级管理人员、核心技术人员、核心业务人员、对公司经营业绩和未来发展有直接影响的其他员工授予股票期权数量为 1,120 万份，占公告日总股本的0.84%，人数不超过 870 人。本次激励计划，以 2020 年营业收入为业绩基数，考核年度为2023-2024年。此举将深化公司的激励体系，充分调动员工的积极性和创造性，吸引和保留优秀管理人才和核心技术及业务骨干，提高员工的凝聚力和竞争力。

下游厂商进入库存去化周期，封测行业订单有所下滑。封测作为半导体加工的下游环节，受下游半导体市场及终端消费市场需求波动影响，也存在较为明显的周期特性。繁荣阶段下游厂商提前备货导致库存高企，封测企业订单量持续下滑，行业设备稼动率整体处于低位。市场景气度下滑将驱动行业库存加速出清，伴随未来下游需求复苏，供需结构将逐步改善，封测环节有望充分受益。 封测板块重点公司估值回落至历史地位，或已充分消化行业下行预期。以A股上市公司长电科技、通富科技、晶方科技为例，三家公司当前股价对应PE 分别为14.9/40.0/35.3倍,历史分位为 0.4%/1.4%/4.9%；当前股价对应 PB 分别为2.06/2.63/3.41，历史分位为15.3%/16.6%/11.8%，（数据再次核对）均处于历史低位，接近2018~2019 年下行周期底部水平。随着经济复苏需求修复、行业景气度好转等，封测公司业务有望开启新一轮成长。

集成电路测试在集成电路产业链中起重要作用。集成电路产品开发是否成功、产品生产是否合格、产品应用是否优良均需要验证与测试。测试环节可以确保芯片良率、减少封装成本，测试数据可以用于指导芯片设计和封装环节的工艺改进。按测试内容分类，集成电路测试可分为参数测试和功能测试。

先进封装技术提升芯片整体性能成为集成电路行业技术发展趋势。2015 年后，集成电路制程发展进入瓶颈期，7nm、5nm、3nm 制程的量产进度均落后于预期。随着台积电宣布2nm 制程工艺实现突破，集成电路制程工艺已接近物理尺寸的极限，进一步突破难度较大，受成本大幅增长和技术壁垒等影响改进速度放缓。据 IC Insights 统计，28nm制程节点的芯片开发成本为 5,130 万美元，16nm 节点的开发成本为1 亿美元，7nm节点的开发成本需要 2.97 亿美元，5nm 节点开发成本上升至 5.4 亿美元。

通富微电是全球第五、中国大陆第二 OSAT 厂商，2021 年全球市占率5.08%。公司提供集成电路封装测试一体化服务，采用全球先进的设备和工艺，布局七大生产基地，员工总数近 2 万人，生产总面积超过 100 万平米。其中，通过收购AMD 苏州及AMD槟城各85%股权，充分利用其 CPU、GPU 量产封测平台，深度参与国产半导体高端芯片产业化过程；同时已成为 AMD 最大的封装测试供应商，占其订单总数80%以上。随着在南通、合肥、苏州、槟城、厦门等多地持续布局，产能持续扩张，有利于公司就近更好地服务于客户，争取更多地方资源。目前，公司已与 50%以上的世界前 20 强半导体企业和绝大多数国内知名集成电路设计公司成功建立合作，主要客户有 AMD、恩智浦、联发科、德州仪器、意法半导体、英飞凌、展锐、瑞昱、艾为电子、汇顶科技、卓胜微、韦尔股份、兆易创新、长鑫存储、长江存储、集创北方等。

未来新兴下游应用需求发展带动封测技术升级及规模增长。在大数据、人工智能和物联网的加持下，全球电子信息产业进入裂变式发展阶段，5G 通讯终端、高性能计算(HPC)、智能汽车、数据中心等新兴应用正在加速半导体产业供应链的变革与发展，对封测工艺及产品性能提出了更高的要求。随着有更多功能、更高频率、更低功耗芯片需求的下游产业回暖，封测行业将迎来新一轮发展机遇。

营业收入、归母净利润持续增长。基于人工智能、新能源汽车等新兴产业的迅速发展，全球集成电路产业市场规模不断扩大，2019-2021 年营业收入由0.78 亿元增长至4.93亿元，CAGR 为 90.90%；归母净利润由 0.11 亿元增长至 1.32 亿元，CAGR 为128.90%。受疫情影响海外客户订单减少，业内竞争加剧，2022Q3 营业收入、归母净利润分别为5.43亿元、1.66亿元，同比增速分为 59.20%、90.80%。

半导体厂商扩大资本支出，强力布局先进封装。据 Yole 数据，2021 年半导体厂商在先进封装领域的资本支出约为 119 亿美元，英特尔、台积电、日月光、三星等分别投入35、30、20、15 亿美元。未来，随着 HPC、汽车电子、5G 等领域的先进封装需求增加，将带动先进封测需求，提前布局厂商有望率先受益。

Chiplet 方案可以自由选择不同分区的工艺节点。主流SoC 单晶片系统中，不同功能和类型的电路单元只能采用同一种工艺节点，然而不同芯片的工艺需求不同，如逻辑芯片、模拟芯片、射频芯片、存储器等往往成熟制程节点是不同的，模拟芯片如果采用高级制程可能会导致漏电、噪声等问题。Chiplet 模式下不同功能裸片，可自由选择性价比更高的制程方案，并通过先进封装来进行组装，相比传统 SoC 方案更具灵活性。

集成电路封装使用特定材料和技术工艺保护芯片性能。集成电路芯片对使用环境具有较高的要求，空气中的杂质、腐蚀性气体甚至水蒸气都会腐蚀集成电路芯片上的精密蚀刻电路，导致芯片性能下降或失效。封装环节使用特定工艺将集成电路芯片包裹起来，防止外部环境对芯片造成损害，并将芯片上的接点连接到封装外壳上，实现芯片内部功能的外部延伸。

Chiplet 方案在架构设计上弹性高，有望成为 HPC 和IoT 领域的优先解决方案。1）大数据、人工智能和物联网加持下，高性能计算、机器学习、自动驾驶等新兴应用加速高算力异构集成芯片需求增长。Chiplet 系统作为超级异构系统，先进的集成技术在3D空间的扩展可以极大提高芯片规模，如新世代服务器 CPU 采用的高内核数架构，极大提升处理器极限性能。据 Omdia 预计，2024 年计算领域将成为 Chiplet 的主要应用市场，收入占比达到92%。2）Chiplet 可提供一种 IoT 芯片的组装化思路，在架构设计中更合理权衡功能和工艺，定制化组合产品有望解决 IoT 行业终端应用场景和技术需求碎片化的痛点。全球 Chiplet 市场增长势头强劲。根据 Omdia 测算，全球基于Chiplet 方案的半导体器件市场规模将从 2018 年 6.45 亿美元攀升至 2024 年 58 亿美元，CAGR 为44.20%。长期看，随着各垂直领域智能化趋势持续渗透，图形处理、安全引擎、人工智能（AI）整合、低功耗物联网控制器等各种异构应用处理器需求提升，2035 年全球市场规模将进一步成长至570亿美元，2018-2035 年 CAGR 为 30.16%。

期间费用率整体呈优化趋势，22Q3 受汇兑损失影响财务费用增幅明显。2018-2021年，销售费用率从 0.74%降至 0.37%；管理费用率从 4.27%降至3.02%；财务费用率从1.58%波动至 1.63%，研发费用率从 7.78%降至 6.72%。其中 2022Q3，财务费用率为4.05%；研发费用率为 6.38%，研发费用为 9.77 亿元，同比增长 24.18%，主要系公司重视研发，持续加大研发投入，引进高层次研发人才，主攻技术含量高、市场需求大的新产品。

目前支持 Chiplet 的先进封装方案按物理结构和电气连接方式主要可分为MCM（2D）、2.5D、3D 封装等类型，其中 2.5D/3D 是当前先进封装的布局主线。MCM（Multi ChipModule）是常见的 2D 集成应用，是将多个裸芯片高密度水平安装在同一多层基板上构成一个完整的部件。3D 封装则将各芯片进行堆叠，在芯片制作电晶体(CMOS)结构，直接在芯片上打孔和布线电气连接上下层芯片，封装密度可得到大幅提升，但是技术门槛较高。2.5D封装则将多个芯片并列排在带有垂直互连通孔（TSV）、高密度金属布线（RDL）、微凸点（Bumps）的中介层上，实现裸片和基板之间的连接，相比 2D 封装基于硅中介层的封装技术提供更高的 I/O 密度和更低的传输延迟和功耗，同时优化 3D 封装芯片内TSV 的高温和钻孔难度问题，具备较高性价比优势。

Chiplet 方案对封装工艺提出更高要求，将持续推动先进封装技术整合。Chiplet 与SiP相似，都是进行不同元件间的整合与封装，而 Chiplet 的各裸芯片之间是彼此独立的，整合层次更高。Chiplet 方案需要减少 die-to-die 互连时延同时保证信号传输质量，要求实现更高的芯片布线密度，进一步催化先进封装向高集成、高 I/O 密度的路线发展。目前主流集成电路封装按内部结构分为倒装封装（Flip Chip）和晶圆级封装（WLCSP），实现封装互连密度提升主要有两种路径，即主流的倒装封装需要进一步优化键合与组装工艺，缩小凸点间距；或者进行多芯片系统级封装时采用晶圆级 Fan-in 和 Fan-out 结构设计，实现不同工艺的融合创新。